msyksphinz.hatenablog.com 前回はデコーダと ALU を実装した。 今回は各モジュールを rv64i_core.sv に統合して単サイクル CPU を完成させ、 Verilator でビルドするまでの過程を記録する。 ビルド時に発生した組合せループ（UNOPTFLAT）の解決が今回の山場だ。 CPU コアの構造 rv64i_core.sv は単サイクル CPU の中核で、以下のモジュールを instantiate する。 rv64i_core ├── control_unit (デコーダ) ├── imm_gen (即値生成) ├── register_file (レジスタファイル) └── alu (演算器) 信号の流れは以下の通り。 PC ──► imem_addr ──► [imem_rdata] ──► instr instr ──► control_unit ──► {alu_op, alu_src, pc_src, ...} instr ──► imm_gen ──► imm instr[19:15] ──► register_file.rs1 ──► rs1_data ──► alu.a instr[24:20] ──► register_file.rs2 ──► rs2_data ──► alu.b (or imm) alu.result ──► dmem_addr alu.result ──► wb_mux ──► register_file.wd PC の更新ロジック PC の次の値は条件によって 4 通りに切り替わる。 always_comb begin if (ecall) pc_next = pc; // ECALL: フリーズ else if (branch && branch_taken) pc_next = pc + imm; // 条件分岐: taken else case (pc_src) PC_JAL : pc_next = pc + imm; // JAL PC_JALR : pc_next = (rs1_data + imm) & ~64'd1; // JALR: bit0 クリア default : pc_next = pc + 4; // 通常: +4 endcase end JALR の & ~

The global Automotive Electronics Control Unit market is projected to soar, reaching USD 82.8 Billion by 2031, reflecting a compound annual growth rate of 6.5%.